高手进阶，终极内存技术指南——完整/进阶版

16d L-Bank结构（上图可点击放大）

后来分别向高端和低端领域发展了32s与4i技术。前者的s代表Split，它将原来的16d内核分割为两个部分，各为16d结构，0、15、16、31号L-Bank的每个数据通道各自独占一个S-AMP。4i则与传统的SDRAM相似，i代表Independent（独立），只有4个L-Bank，各L-Bank的每个数据通道有单独的S-AMP。

32s L-Bank结构

4i L-Bank结构

上文已经讲过，L-Bank数越多，造成L-Bank寻址冲突的机率就越小，但理论上L-Bank越多，所用的S-AMP也就越多， RDRAM内存核心加工与面积控制的难度就越大，因此32s与16d都采用了共享S-AMP的设计。但即使这样，RDRAM的生产成本仍被限制在较高的水平上，在早期这成为了RDRAM难以普及的重要原因。而4i就是为解决这一问题而出现的方案，成本更低，但性能也较前两者降低了。

另外，由于共享S-AMP的设计，除了个别独有S-AMP的L-Bank，其他的L-Bank每次预充电操作也都是成双成对的。为此，在逻辑控制上，RDRAM的操作要尽量避免相邻L-Bank前后进行，否则也会降低RDRAM的实际效率。

2、RDRAM的主要特点

目前RDRAM主要有两个容量规格——128Mbit和256Mbit。L-Bank中存储单元的容量也并不等于RDRAM的接口位宽，而是它的8倍，因此可以说RDRAM是一种8bit预取设计，这是它最主要的特点。对于16bit芯片，其存储单元的容量为128bit，这些数据分别从通道A和B传输至L-Bank，也就是说L-Bank两端的S-AMP一次各负责72bit数据的传输。由于预取为8bit，所以RDRAM的突发长度也固定为8，因为如果再高，对于PC应用将不太适合。不过需要特别注意的是，一个字节的数据不是由数据通道中的8条数据线进行并排传输，而是一个字节由一条数据线进行8次传输（即串行传输，这也是为什么有人说RDRAM是串行内存的原因），这一点也与SDRAM不同，它意味着北桥在进行数据读/写时，必须要等8个周期之后才能完成，中途不能停止。也就是说，读取时目前的北桥（如850）一次接收128bit（16字节）的数据，然后再转换为两个64bit数据分两次向CPU传送。

RDRAM虽然每个数据通道是串行传输，但总体上讲，仍然存在数据块（一次传输的128bit）同步的问题，因此严格的讲，RDRAM从系统架构上讲并不是串行内存

由于RDRAM的存储单元容量很大，所以RDRAM的行列地址线也大为减少，以256Mbit的4i结构的RDRAM为例，行地址为12bit（4096），列地址为7bit（128）。如果是32s结构的，由于L-Bank地址的增多，行列地址要更少（分别是9和7bit）。而且RDRAM的行列地址线是独立的，但是RDRAM的行与列地址线各自只有3条和5条，显然不够用，Rambus又是怎么搞定的呢？这就涉及到RDRAM具体的操作设计了。