|
| |
 精品推荐 |
 |
|
| |
|
|
|
|
一步成高手：终极图解内存（下篇）
|
日期：2007年8月17日 作者： 查看:[大字体
中字体 小字体]
|
2、RDRAM的主要特点
目前RDRAM主要有两个容量规格——128Mbit和256Mbit。L-Bank中存储单元的容量也并不等于RDRAM的接口位宽，而是它的8倍，因此可以说RDRAM是一种8bit预取设计，这是它最主要的特点。对于16bit芯片，其存储单元的容量为128bit，这些数据分别从通道A和B传输至L-Bank，也就是说L-Bank两端的S-AMP一次各负责72bit数据的传输。由于预取为8bit，所以RDRAM的突发长度也固定为8，因为如果再高，对于PC应用将不太适合。不过需要特别注意的是，一个字节的数据不是由数据通道中的8条数据线进行并排传输，而是一个字节由一条数据线进行8次传输，这一点也与SDRAM不同，它意味着北桥在进行数据读/写时，必须要等8个周期之后才能完成，中途不能停止。也就是说，读取时目前的北桥（如850）一次接收128bit（16字节）的数据，然后再转换为两个64bit数据分两次向CPU传送。
由于RDRAM的存储单元容量很大，所以RDRAM的行列地址线也大为减少，以256Mbit的4i结构的RDRAM为例，行地址为12bit（4096），列地址为7bit（128）。如果是32s结构的，由于L-Bank地址的增多，行列地址要更少（分别是9和7bit）。而且RDRAM的行列地址线是独立的，但是RDRAM的行与列地址线各自只有3条和5条，显然不够用，Rambus又是怎么搞定的呢？这就涉及到RDRAM具体的操作设计了。
昔日贵族——Rambus DRAM（二）
三、 RDRAM的具体操作与相关技术
1、 初始化与命令包
RDRAM也有一个控制寄存器，在开机初始化过程中用来对RDRAM芯片进行配置，有的信息由北桥动态写入（如芯片地址、自刷新模式等），有的则是出厂时就设置好不能更改的（如刷新计数、生产商信息、支持的协议版本等）。在初始化之后，RDRAM才能进入正常的工作状态。
RDRAM的读写操作过程与SDRAM基本是一样的，也要进行片选、L-Bank定址、行/列寻址等操作（此时的行就是指RDRAM内存系统中的页），但由于它的每次操作只针对一颗芯片，所以具体操作起来有很大不同，这主要体现在“命令包”的方式上。
RDRAM读取时序图，以PC800为例，400MHz时钟频率。
在上图中，我们可以看到行寻址命令与列寻址（读）命令并没有同时发出，而且各自占用了10ns的时间。我们算一算，对于PC800，10ns相当于8个传输周期。难道是传输有延迟？从行列地址的设计，就能猜到这是一个命令包形式的操作。
所谓的命令包，就是将一组命令集合在一起，统一发出。在RDRAM中，行命令包与列命令包都分为两种，一种是正常的读/写操作命令，一种是芯片操作命令（如数据掩码、预充电、刷新、电源管理等）。现在我们就看看行与列读/写命令包都包含哪些信息。
行读/写命令包的信息组成
列读/写命令包的信息组成
至于操作命令包就不在此多说了，因为构成的形式基本就是这样，每次用8个传输周期进行命令发送。而且由于RDRAM的命令代码很多，也比较复杂，在本专题中也不用一一列出，关键在于让大家明白RDRAM的寻址是怎么一回事即可，剩下的具体代码定义，如果有兴趣大家可以自行研究。
2、 操作时序计算
通过上面的时序图，我们可以发现RDRAM计算时序的方法与SDRAM家族不一样，这在比较两者间时序效率时有着关键的影响。
Rambus的时序规定与FPE/EDO内存时一样，在读取时延用了tRAC、tCAC的定义，前者是行访问周期（RAC，RAS Access Cycle/Delay），后者是列访问周期（CAC，CAS Access Cycle/ Delay），你可以把它等同于SDRAM中的CL，但决不能在RDRAM中引入CL这个概念。在写入时则将tCAC替换为tCWD（CAS to Write Delay）。它们的单位都是时钟周期，对于PC800，一个时钟周期就是2.5ns，对于PC1066就是1.876ns了。显然，时钟频率越高，延迟周期就越短。
上一篇:1月DDR2内存价格持平 未来走势视乎VISTA效应
下一篇:各种内存的标准描述
|
| 一步成高手：终极图解内存（下篇） 相关文章： |
|
|
|
| 一步成高手：终极图解内存（下篇） 相关软件： |
|
|
|
|
